Os preços do CoWoS da TSMC poderão subir 20% com a procura por IA a prolongar para oito meses a espera por equipamento

Encomendas de chips de IA pressionam o fornecimento de equipamento e materiais de embalagem

A TSMC está a ponderar aumentos de 10% a 20% nos serviços de embalagem avançada CoWoS, à medida que a procura de chips de inteligência artificial pressiona a capacidade de produção, segundo informações da cadeia de abastecimento datadas de 27 de outubro de 2026. Os prazos de entrega de equipamento passaram de três a seis meses para seis a oito meses, atrasando os esforços para expandir as fábricas necessárias para reduzir o crescente volume de encomendas em atraso.

A pressão vai além dos processadores gráficos usados para treinar e executar sistemas de IA. As unidades centrais de processamento para servidores e os chips personalizados também concorrem pela embalagem avançada, enquanto os processadores cada vez mais complexos exigem mais tempo nos equipamentos de teste. Os fabricantes de chips enfrentam uma escassez tanto de capacidade de montagem como das máquinas necessárias para a aumentar.

Segundo informações, a TSMC alterou a sua abordagem à compra de equipamento em resposta. Os fornecedores dizem que a empresa fez encomendas este ano aos preços vigentes, sem os habituais pedidos de descontos ou de funcionalidades adicionais pelo mesmo preço. Para os fabricantes de equipamento, garantir datas de entrega tornou-se mais importante para os clientes do que negociar um preço mais baixo.

O aumento proposto para os serviços de embalagem continua a ser uma expectativa da cadeia de abastecimento, sem data de início confirmada nem uma tabela detalhada de preços para os clientes. Os valores que circulam para a capacidade futura são também projecções de analistas, e não um compromisso único divulgado pela empresa.

O problema central é que a procura de IA pode crescer mais depressa do que a construção e certificação de linhas de produção. Participantes do sector estimam que uma nova fábrica de embalagem avançada pode demorar cerca de três anos, desde o início da construção até que as estações de processamento mais lentas funcionem à capacidade máxima. Encomendar mais máquinas é apenas o início desse processo.

Porque é que a embalagem se tornou um constrangimento

CoWoS significa Chip-on-Wafer-on-Substrate. Esta tecnologia reúne chips de computação e memória numa montagem interligada de forma estreita, permitindo a rápida transferência de grandes quantidades de informação entre eles. Nos potentes processadores de IA, essa ligação é uma parte essencial do funcionamento do produto final.

As actuais embalagens para IA incluem cada vez mais vários dies de computação, os elementos individuais de silício que efectuam cálculos, juntamente com memória de alta largura de banda, ou HBM. Esta memória fornece dados rapidamente, permitindo que os processadores passem mais tempo a calcular e menos tempo à espera.

Mais componentes significam embalagens maiores e etapas de fabrico mais complexas. Os fornecedores de equipamento dizem que as montagens maiores podem reduzir o número de unidades processadas por uma máquina em cada hora. Assim, uma fábrica poderá precisar de equipamento adicional apenas para manter o volume de expedição actual, à medida que os clientes passam a utilizar designs maiores.

A procura está também a alargar-se a várias categorias de produtos. As unidades de processamento gráfico, ou GPUs, continuam a ser essenciais para a computação de IA, mas as CPUs para servidores e os circuitos integrados de aplicação específica, ou ASICs, estão a gerar encomendas adicionais. Um ASIC é um chip concebido para uma tarefa específica, em vez de uma vasta gama de utilizações. Estes produtos alargam o grupo de clientes que procura acesso aos mesmos recursos especializados de embalagem.

Os testes demoram mais à medida que os processadores se tornam mais complexos

Estimativas da Nomura Securities citadas na cobertura indicam que os testes finais dos chips Blackwell da NVIDIA demoram cerca de quatro vezes mais do que os da geração Hopper anterior. Os Rubin poderão exigir cerca de sete vezes mais tempo do que os Hopper. Estas estimativas mostram por que razão a capacidade de teste se está a tornar um constrangimento autónomo, a par da montagem.

Os testes verificam se um chip concluído funciona como previsto antes de chegar ao cliente. Quando cada unidade ocupa um equipamento de teste durante mais tempo, o mesmo equipamento consegue processar menos unidades num dia de trabalho, a menos que os fabricantes alterem o processo ou aumentem a capacidade.

Por conseguinte, as empresas de embalagem têm de coordenar o investimento em montagem e testes. Um aumento da produção numa fase pode deixar uma fila cada vez maior na fase seguinte, se o equipamento aí existente não conseguir acompanhar o ritmo.

As fundições, que fabricam chips para clientes, e as empresas subcontratadas de montagem e teste de semicondutores, comummente designadas por empresas OSAT, enfrentam ambas esta pressão. Informações do sector apontam os ciclos de teste mais longos como uma das razões pelas quais os fornecedores estão a ponderar ajustamentos de 10% a 20% nos preços dos serviços de embalagem.

As datas de entrega passam à frente dos descontos

Os fornecedores de equipamento descrevem uma mudança significativa nas negociações com a TSMC. Nas rondas anuais de compras anteriores, a empresa procurava habitualmente um preço mais baixo ou funcionalidades adicionais sem pagar mais. Este ano, dizem os fornecedores, aceitou os preços vigentes sem exigir capacidades adicionais.

Para os fornecedores, isso reduz a pressão para absorver o custo dos descontos ou do trabalho de engenharia adicional. Pode ajudar a preservar a margem de lucro das encomendas, embora a produção e entrega das máquinas continuem dependentes da disponibilidade de componentes e da capacidade de maquinação.

Os prazos de entrega de equipamento passaram de três a seis meses para seis a oito meses. O limite superior aumentou dois meses, enquanto o prazo de espera mais curto indicado duplicou, passando de três para seis meses. Estes prazos dizem respeito a equipamento de produção; os prazos de entrega de alguns serviços de embalagem também aumentaram, mas não foi indicado um intervalo comparável.

Segundo participantes do sector, os fornecedores de componentes a montante e as empresas de maquinação estão também a operar perto do limite da capacidade. Um fabricante de equipamento que aceite uma encomenda tem de ajustar o calendário de produção à disponibilidade dessas entregas. Um cliente disposto a pagar o preço pedido poderá garantir um lugar na fila, mas a máquina ainda terá de ser montada e preparada para utilização.

Uma fábrica concluída ainda precisa de tempo para produzir

As fábricas de embalagem avançada dependem de uma sequência de operações precisas. Participantes do sector identificam a litografia, a revelação e a ligação dos dies como algumas das etapas que podem limitar a produção. A litografia e a revelação ajudam a criar padrões finos, enquanto a ligação dos dies posiciona e fixa os chips individuais.

A etapa mais lenta determina a velocidade a que o trabalho avança na linha. Melhorar uma estação pode transferir o constrangimento para outra, pelo que a expansão exige mais do que acrescentar apenas um tipo de máquina.

O equipamento também precisa de ser ajustado e validado após a instalação. Os engenheiros têm de definir parâmetros que produzam repetidamente embalagens funcionais com um rendimento aceitável, ou seja, a proporção da produção que cumpre os requisitos. Assim, um edifício com máquinas instaladas pode ainda demorar meses, ou mais, a atingir o nível de produção estável previsto.

A estimativa do sector de cerca de três anos desde o início da construção até ao pleno funcionamento das principais estações que limitam a produção ajuda a explicar por que razão os anúncios de construção e o alívio imediato da escassez de oferta podem estar muito distantes. Entretanto, prazos de espera pelo equipamento que podem chegar a oito meses limitam a rapidez com que as instalações existentes conseguem acrescentar ferramentas de produção.

Previsões de capacidade apontam para um aumento, mas divergem quanto à dimensão

Estimativas de analistas que acompanham as informações de 27 de outubro apontam para uma capacidade CoWoS da TSMC superior a 130 000 wafers por mês em 2026, com uma meta de 200 000 por mês em 2027. Outras estimativas institucionais apontam para uma capacidade de 115 000 a 140 000 wafers por mês até ao final de 2026 e de aproximadamente 170 000 por mês em 2027.

A Goldman Sachs prevê uma capacidade anual de 1,275 milhões de wafers em 2026, 2,73 milhões em 2027 e 3,48 milhões em 2028. Dividindo esses totais anuais por 12, obtêm-se médias mensais de aproximadamente 106 250, 227 500 e 290 000 wafers, respectivamente.

Os valores anuais do banco implicam um aumento de cerca de 114% em 2027 e de mais 27% em 2028. As médias mensais e as estimativas de capacidade no final do ano medem coisas diferentes: uma fábrica que inicie a produção no final de dezembro pouco acrescenta ao total desse ano, mesmo que aumente a capacidade disponível no ano seguinte.

As previsões continuam a divergir substancialmente para 2027, variando entre cerca de 170 000 wafers por mês e a média anual de 227 500 da Goldman Sachs. Os clientes que planeiam lançamentos de chips enfrentam incerteza quanto à capacidade que ficará disponível e quando, embora todas as projecções apontem para uma expansão significativa.

Taiwan lidera a expansão à medida que avançam embalagens maiores

Os planos de expansão da TSMC incluem o desenvolvimento faseado da AP7 em Chiayi, a instalação de equipamento na AP8 P2 em Tainan e capacidade adicional de SoIC na AP6. SoIC é uma tecnologia relacionada que permite integrar chips em três dimensões. As adições previstas alargam as capacidades de embalagem avançada em vários locais, em vez de dependerem de uma única fábrica nova.

Prevê-se que a expansão do CoWoS se concentre sobretudo em Tainan e Chiayi. Os planos no estrangeiro incluem uma fábrica de embalagem avançada nos Estados Unidos, identificada como AP1, cuja produção está prevista para 2028.

O presidente do conselho de administração e director executivo da TSMC, C.C. Wei, afirmou que o CoWoS continua a ser a abordagem preferida dos clientes. Nas declarações atribuídas à mais recente chamada sobre resultados, disse que a embalagem com cinco vezes o tamanho da retícula já estava em produção em massa, com rendimentos elevados, enquanto as versões com nove e 14 vezes o tamanho da retícula estavam em desenvolvimento.

Uma retícula é o molde com o padrão utilizado na litografia de chips. Neste contexto, os múltiplos do tamanho da retícula indicam as dimensões que uma plataforma de embalagem pode atingir. Plataformas maiores permitem acomodar mais dies de computação e memória, mas também aumentam as exigências impostas ao equipamento de montagem e ao controlo do processo.

Um calendário de desenvolvimento divulgado aponta para 2028 para a embalagem com 14 vezes o tamanho da retícula. O objectivo é acomodar sistemas de IA maiores numa embalagem, expandindo ao mesmo tempo a capacidade de produção necessária para os fabricar.

CoPoS introduz um formato de produção diferente

A TSMC está também a desenvolver a tecnologia Chip-on-Panel-on-Substrate, ou CoPoS. Em vez de utilizar uma wafer circular como formato de trabalho durante a embalagem, esta abordagem utiliza um painel rectangular maior. Entre as vantagens pretendidas estão o espaço para montagens maiores e uma utilização mais eficiente da área de processamento.

Os painéis rectangulares poderão permitir processar mais embalagens em cada ciclo de produção e ajudar a reduzir o custo por unidade. Entre as aplicações que poderão beneficiar estão as grandes GPUs de IA e os ASICs personalizados. Para obter essas poupanças, é necessário que o equipamento, os materiais e os processos funcionem de forma fiável em toda a superfície maior.

Segundo informações da cadeia de abastecimento, a instalação do equipamento principal de uma linha-piloto CoPoS foi concluída em fevereiro de 2026, estando prevista a montagem completa da linha até junho. As previsões apontam para o início mais cedo da produção em massa em 2028, enquanto outra janela prevista se prolonga até 2029, seguindo-se uma adopção mais alargada.

O CoWoS continua a ser a principal tecnologia que responde à procura actual, enquanto o CoPoS está em desenvolvimento. Uma abordagem relacionada, a embalagem fan-out ao nível do painel, também utiliza painéis e tem aplicações que incluem embalagens finas e densamente interligadas para dispositivos móveis, veículos e equipamentos conectados.

A lista inicial de fornecedores de CoPoS descrita em informações do sector inclui a Chroma ATE, a Scientech, a C Sun, a GMM, a APT, a GPTC, a Ta Liang Technology, a V5 Technologies, a Favite e a Gudeng Precision. As suas funções abrangem equipamento de processamento, inspecção, automatização, materiais e suportes. A transição para painéis cria, assim, trabalho para uma rede de fabrico mais alargada, e não apenas para a fábrica de montagem final.

As datas e os custos que os clientes acompanham

A pressão sobre os serviços de embalagem coincide com os aumentos divulgados no custo de fabrico dos próprios chips. Segundo informações, a TSMC finalizou aumentos de 3% a 6% nos preços de fabrico de wafers, a partir de janeiro de 2027, consoante a tecnologia de processo, sendo a produção de 2 e 3 nanómetros a mais afectada.

O fabrico e a embalagem de chips são etapas distintas dos custos de produção. Um cliente que utilize um processo de fabrico avançado e CoWoS poderá enfrentar aumentos em ambas. As percentagens divulgadas aplicam-se a serviços diferentes, pelo que o impacto no custo do produto final depende do peso de cada serviço no respectivo custo.

Os principais marcos descritos em informações do sector e previsões de analistas são:

• Fevereiro de 2026: A instalação do equipamento principal da linha-piloto CoPoS terá sido concluída, estando prevista a montagem completa da linha até junho.
• 27 de outubro de 2026: Informações da cadeia de abastecimento apontaram para potenciais aumentos de 10% a 20% nos preços do CoWoS e prazos de espera pelo equipamento de seis a oito meses.
• Janeiro de 2027: Está previsto o início dos aumentos divulgados de 3% a 6% nos preços de fabrico de wafers.
• 2027: Prevê-se uma expansão significativa da capacidade CoWoS, embora as estimativas divirjam quanto à dimensão.
• 2028: Está previsto o início da produção na fábrica de embalagem AP1 nos Estados Unidos, e o calendário tecnológico divulgado aponta para embalagens com 14 vezes o tamanho da retícula.
• 2028 a 2029: Segundo as expectativas actuais do sector, o CoPoS poderá entrar em produção em massa.

Para os criadores de chips e os compradores de infra-estruturas de IA, o desafio prático consiste em coordenar os lugares disponíveis para fabrico, embalagem e testes com os calendários dos produtos. Os investimentos da TSMC respondem indirectamente às três pressões através de uma rede de produção maior, mas os prazos de entrega do equipamento, a qualificação dos processos e o aumento do tamanho das embalagens determinam a rapidez com que esse investimento se transforma em capacidade utilizável.

Principais pontos

• A TSMC estará a ponderar aumentos de 10% a 20% nos preços da embalagem CoWoS, sem data de implementação confirmada.
• Os prazos de espera por equipamento de produção aumentaram para seis a oito meses, face aos três a seis meses anteriores.
• As embalagens maiores para IA e os ciclos de teste mais longos aumentam a quantidade de equipamento necessária para manter a produção.
• As previsões de capacidade CoWoS apontam para uma expansão rápida, mas divergem substancialmente para 2027.
• Tainan e Chiayi são fundamentais para a expansão, enquanto a fábrica AP1 nos Estados Unidos tem início de produção previsto para 2028.
• O CoPoS poderá permitir embalagens maiores e custos unitários mais baixos, estando a produção em massa prevista para 2028 ou 2029.