Micron rejeita a DRAM 4F² e aposta na ligação de wafers e na memória 3D, enquanto os rivais seguem outro caminho

A Micron define um rumo diferente para a próxima década da memória

A Micron Technology vai continuar a desenvolver a sua estrutura de célula DRAM 6F² existente, em vez de adotar o design mais pequeno 4F² que está a ser desenvolvido pela Samsung Electronics, pela SK Hynix e pela chinesa ChangXin Memory Technologies (CXMT). A alternativa combina novas melhorias na DRAM convencional, ligação de wafers e o desenvolvimento futuro de DRAM 3D.

No seu webinar de tecnologia de 21 de outubro de 2026, a Micron apontou uma data concreta para o próximo grande passo: o início da produção em volume de DRAM 1-delta em Boise, Idaho, no segundo semestre de 2027. A empresa pretende aumentar a densidade de bits na ordem dos 20 e poucos por cento face à atual geração 1-gamma, o que significa armazenar mais dados na mesma área de chip.

Scott DeBoer, presidente e responsável máximo pela tecnologia e pelos produtos da Micron, afirmou que a empresa vê problemas físicos fundamentais na redução adicional da escala da 4F². Na sua apresentação, a Micron disse ter estudado esta arquitetura durante mais de 20 anos e não ter encontrado uma via viável para a reduzir ainda mais.

A Samsung e a SK Hynix estão a seguir um caminho diferente. Ambas estão a investigar estruturas de transístores verticais destinadas a tornar a 4F² viável antes de uma posterior transição para a DRAM 3D. A CXMT também está a desenvolver este design para memória de servidores, apesar das restrições ao acesso a equipamentos avançados de fabrico de chips.

A concorrência resume-se a uma questão prática: que abordagem permitirá fornecer memória mais fiável a um custo mais baixo? A Micron aposta que prolongar um design de célula conhecido, alterando a forma como os chips são construídos e ligados, será melhor para os clientes do que passar para a 4F².

Porque é que uma célula mais pequena gera um debate maior

A DRAM é a memória de trabalho que guarda a informação de que um computador precisa rapidamente. Cada célula de memória convencional armazena um bit de dados através de um transístor, que funciona como interruptor, e de um condensador, que retém uma carga elétrica.

As designações 6F² e 4F² descrevem a área ocupada por uma célula em relação a uma dimensão de fabrico chamada F. Mantendo o mesmo valor de F, passar de seis unidades de área para quatro reduziria em um terço a área nominal da célula. Num layout ideal, isso permitiria colocar mais 50% de células na mesma área, uma vez que seis a dividir por quatro é igual a 1,5.

A objeção da Micron centra-se no condensador. Mesmo quando um transístor é colocado na vertical para ocupar menos espaço, os condensadores acima dele continuam a precisar de espaço suficiente para manterem a estabilidade, reterem a carga e evitarem interferências com os condensadores vizinhos. DeBoer afirmou que o passo dos condensadores, ou seja, o espaçamento entre eles, é o limite fundamental da densidade de bits da DRAM.

DeBoer explicou o raciocínio da Micron durante a sessão de perguntas e respostas:

A redução da escala da 4F² enfrenta problemas fundamentais, que acabarão por levar à adoção da DRAM 3D em vez da 4F².

O fabrico impõe outras limitações. É mais difícil produzir estruturas mais altas e estreitas de forma consistente, enquanto as ligações elétricas mais finas podem ter maior resistência e abrandar a transmissão dos sinais. O benefício comercial depende do número de bits funcionais que se obtêm de uma bolacha de silício depois de ultrapassadas estas dificuldades.

O que a Micron planeia produzir e quando

A Micron afirma que a sua tecnologia 1-gamma já está em produção de grande volume e servirá de base a produtos a lançar nos 12 meses seguintes. A geração seguinte, 1-delta, destina-se a suportar produtos como a HBM5, a HBM vertical e memória para inferência de IA próxima do dispositivo que a utiliza.

A geração seguinte, 1-epsilon, introduz a ligação de wafers no roteiro de desenvolvimento da DRAM. Este processo permite unir wafers fabricados separadamente, dando aos engenheiros mais liberdade para construir células de memória e os circuitos de suporte com diferentes etapas de fabrico.

A Micron aponta também a litografia EUV de alta abertura numérica (High-NA EUV) e novos materiais como ferramentas para as gerações posteriores. A High-NA EUV utiliza um sistema ótico avançado para imprimir padrões mais finos nos chips. Em paralelo, o roteiro inclui duas fases de desenvolvimento da DRAM 3D, designadas 3D1 e 3D2.

• 21 de outubro de 2026: a Micron apresenta a decisão de prolongar a 6F² e desenvolver a ligação de wafers e a DRAM 3D.
• Segundo semestre de 2027: a Micron pretende iniciar a produção em volume de DRAM 1-delta em Boise.
• Segundo semestre de 2027: está também previsto o arranque da produção da NAND de geração 11.
• Gerações posteriores de DRAM: a 1-epsilon introduz a ligação de wafers, seguindo-se o trabalho em litografia avançada, novos materiais e DRAM 3D.
• De 2027 a 2030: o roteiro de HBM da Micron inclui HBM4E, HBM5, HBM5E e HBM6 em anos consecutivos.

A Micron não indicou uma data definitiva para o lançamento comercial da DRAM 3D. DeBoer afirmou que a transição dependerá do custo, da complexidade de fabrico e do desempenho dos dispositivos, mas mostrou-se confiante de que ainda haverá várias gerações de desenvolvimento da DRAM planar convencional.

Samsung e SK Hynix apostam em transístores verticais

A abordagem da Samsung combina transístores de canal vertical, ligação de wafers e investigação de um semicondutor de óxido chamado óxido de índio, gálio e zinco, ou IGZO. A sua investigação avançada em 4F² decorre há cerca de cinco anos.

O IGZO está a ser estudado para reduzir a corrente de fuga, ou seja, a perda indesejada de carga elétrica. As fugas são importantes porque uma célula DRAM tem de reter a carga durante tempo suficiente para que o computador a leia de forma fiável. O conceito de ligação da Samsung separa o wafer que contém as células de memória do wafer com os circuitos de suporte e, em seguida, une-os.

A SK Hynix revelou investigação que combina uma plataforma de porta vertical 4F² com a ligação de wafers. A sua estratégia utiliza esta arquitetura para procurar maior densidade e menor consumo de energia, preparando também a transição para a DRAM 3D a mais longo prazo.

As previsões do setor apontam para uma possível produção coreana de 4F² por volta de 2027 a 2028, embora estimativas mais cautelosas situem a produção significativa dos fornecedores estabelecidos no final de 2028 ou mais tarde. Estas previsões dependem do desenvolvimento, da qualificação pelos clientes e do rendimento de produção, ou seja, da proporção de chips fabricados que funcionam corretamente.

A ligação de wafers é, por isso, uma ferramenta comum a estratégias concorrentes. A Samsung e a SK Hynix pretendem utilizá-la para ajudar a tornar viável a 4F². A Micron planeia usá-la mantendo a 6F². A divergência diz respeito à arquitetura das células e à ordem de desenvolvimento, não à utilidade da ligação.

A CXMT procura contornar as restrições ao acesso a equipamentos

O interesse da CXMT na 4F² tem outro motivo: as restrições ao acesso a equipamentos de litografia ultravioleta extrema. A empresa está a desenvolver uma alteração estrutural que poderá aumentar a densidade recorrendo a equipamentos de litografia mais antigos, baseados em fluoreto de árgon.

A abordagem proposta combina estruturas de porta vertical com ligação híbrida de wafers com 12 polegadas de diâmetro. As matrizes de memória e os circuitos lógicos periféricos são fabricados separadamente e depois ligados. As estimativas associadas a esta abordagem apontam para um potencial aumento de 30% a 50% na densidade de armazenamento.

A CXMT tem como alvo módulos de memória registada DDR5, conhecidos como RDIMM, para servidores. O objetivo anunciado é apresentar um produto antes do final de 2026, estando também prevista a qualificação pelos clientes ainda este ano. Não foram divulgados o rendimento de produção, os volumes de expedição nem o calendário para um aumento mais amplo da produção comercial.

Entre o anúncio e um aumento significativo da oferta no mercado há várias etapas. Os clientes de servidores têm de qualificar a memória e a CXMT tem de a fabricar de forma consistente, a um custo que permita aumentar as expedições.

A Goldman Sachs prevê que a capacidade mensal de produção de wafers DRAM da CXMT passe de 290 000 no final de 2026 para 513 000 no final de 2028. Trata-se de um aumento de 223 000 wafers, ou cerca de 77%. O banco estima também que, até 2028, a CXMT poderá satisfazer cerca de 50% da procura de DRAM e 40% da procura de HBM da China.

A HBM exige mais do que o fabrico das células de memória. Requer também encapsulamento avançado, ligações fiáveis entre chips empilhados e um chip lógico de base com capacidade adequada. O acesso aos equipamentos e processos de fabrico necessários ajudará a determinar a rapidez com que a CXMT conseguirá expandir-se em diferentes mercados de memória.

A HBM vertical coloca a memória diretamente por cima do processador

A proposta de HBM vertical da Micron altera a posição da memória num sistema de IA. A HBM convencional já empilha vários chips DRAM, mas essa pilha fica normalmente ao lado do processador, sobre um interposer, uma plataforma de ligação que transporta sinais entre componentes.

A HBM vertical coloca a memória diretamente por cima do processador. A Micron planeia recorrer a ligação híbrida, que une contactos com um espaçamento extremamente reduzido, para criar ligações mais curtas e densas entre a memória e o hardware de computação.

O principal objetivo é aumentar a largura de banda, ou seja, a quantidade de dados transferidos por segundo. Os processadores de IA transferem repetidamente grandes quantidades de informação entre a memória e os circuitos de computação. Ligações mais rápidas podem ajudar o processador a passar mais tempo a calcular e menos tempo à espera de dados.

O calor torna o design difícil. Um processador potente gera bastante calor e a memória colocada acima dele tem de funcionar de forma fiável nesse ambiente. DeBoer afirmou que a largura de banda é o principal motivo para desenvolver a HBM vertical, enquanto a capacidade da memória avançará a um ritmo diferente devido às limitações térmicas.

A Micron está a desenvolver soluções de gestão térmica, incluindo dissipadores de calor sobre as zonas mais quentes de um chip de base HBM. Está também a trabalhar na memória vertical para inferência na periferia, ou vEIM, com um objetivo inicial de largura de banda de cerca de 2 terabytes por segundo por módulo. A inferência na periferia consiste em executar um modelo de IA perto do local onde os dados são recolhidos ou utilizados.

Os planos da Micron abrangem vários tipos de construção vertical: ligar wafers, empilhar chips de memória por cima de um processador e, por fim, construir estruturas de células DRAM 3D. Cada abordagem responde a uma parte diferente do desafio de integrar mais memória e ligações mais rápidas num espaço limitado.

Os avanços anuais na HBM coincidem com uma oferta limitada

O roteiro de produtos da Micron prevê HBM4 em 2026, HBM4E em 2027, HBM5 em 2028, HBM5E em 2029 e HBM6 em 2030. O calendário apresenta a progressão anual de produtos que a empresa pretende seguir, com produtos padrão e personalizados desenvolvidos em paralelo com os novos designs verticais.

A Micron afirma que a sua atual HBM4 já está em produção de grande volume. Uma pilha com 12 chips de memória oferece 36 gigabytes de capacidade e mais de 2,8 terabytes por segundo de largura de banda, com velocidades superiores a 11 gigabits por segundo em cada pino.

A empresa reivindica uma eficiência energética mais de 20% superior à da HBM3E. Está também a testar uma versão com 16 chips de memória e 48 gigabytes de capacidade. Espera-se que os produtos personalizados integrem no chip de base funções de memória e lógica específicas de cada cliente, enquanto os produtos padrão continuarão a fazer parte da gama.

A Micron afirma que esgotou a oferta de HBM para 2026. O presidente executivo, Sanjay Mehrotra, prevê que a oferta continue a ficar aquém da procura em 2027 e 2028. Espera-se que capacidade adicional de encapsulamento em Singapura contribua para a oferta no primeiro semestre de 2027.

Estas limitações de oferta são importantes para os compradores que planeiam sistemas de IA. Uma maior largura de banda da memória pode melhorar o desempenho dos sistemas, mas os clientes também precisam de entregas previsíveis, consumo de energia controlado e capacidade suficiente para as suas cargas de trabalho. A Micron procura responder a estas necessidades em conjunto, desenvolvendo produtos mais estreitamente com os clientes.

O mesmo roteiro abrange telemóveis, servidores e armazenamento

Os planos da Micron vão além da HBM. A empresa prevê que a LPDDR6 ofereça um desempenho energético cerca de 35% superior ao da LPDDR5, com melhorias maiores em algumas capacidades. A memória LPDDR é utilizada em dispositivos móveis e está também a despertar o interesse dos centros de dados pelas suas características de consumo energético.

A DDR6 destina-se a oferecer cerca do dobro da largura de banda da DDR5. A Micron planeia também lançar um módulo RDIMM para servidores com 1 terabyte de capacidade, depois de ter apresentado recentemente um módulo de 512 gigabytes. Módulos de maior capacidade permitem aos servidores guardar mais informação na memória de trabalho.

Para a memória flash NAND, que conserva os dados armazenados quando a alimentação elétrica é desligada, a Micron prevê iniciar o aumento da produção da geração 11 no segundo semestre de 2027. O design utiliza ligação de wafers e mais de 400 camadas. Segundo a Micron, mais do que duplicará a densidade de bits face à geração 9, terá como objetivo uma velocidade de entrada e saída 1,5 vezes superior e reduzirá em mais de 25% a energia de transferência de dados por bit.

A concorrência chinesa também está a crescer na NAND. Os dados da Omdia atribuem à Yangtze Memory Technologies 14,2% do mercado mundial de NAND no segundo trimestre, face a 28,1% da Samsung. Na China, a YMTC detinha 38,7%, acima dos 33,4% da Samsung. A NAND utiliza o empilhamento vertical de células há anos, enquanto a DRAM enfrenta uma transição mais difícil devido ao seu design de célula.

A concorrência será decidida pelos chips funcionais e pelos custos de produção

A decisão da Micron direciona o esforço de engenharia para prolongar a 6F², melhorar a ligação e preparar estruturas 3D. A Samsung, a SK Hynix e a CXMT estão a investir na viabilização fiável de uma arquitetura de células mais pequenas. Ambas as abordagens envolvem riscos de fabrico.

Na 4F², os desafios incluem o espaçamento dos condensadores, as fugas, as ligações elétricas estreitas e o controlo da carga dentro dos transístores verticais. A ligação acrescenta requisitos rigorosos de alinhamento. O retorno financeiro depende da produção de memória funcional suficiente para compensar as etapas adicionais do processo e os custos de desenvolvimento.

Os fornecedores de equipamentos enfrentam novas exigências, seja qual for a estratégia. A deposição por camadas atómicas aplica revestimentos extremamente finos às estruturas, enquanto a gravação remove material para criar elementos estreitos e profundos. Ambas se tornam importantes à medida que as estruturas de memória crescem em altura e complexidade.

Os investidores reagiram de forma acentuada às perspetivas concorrentes de oferta limitada e futura expansão chinesa. A 16 de outubro, as ações da Micron caíram mais de 3% e as da SK Hynix mais de 5%, perante as preocupações com o progresso da CXMT. Mais tarde, a 21 de outubro, a Samsung e a SK Hynix subiram cerca de 6% na bolsa sul-coreana, ilustrando a rapidez com que as expectativas mudaram.

Os clientes enfrentam uma preocupação mais imediata: quanta memória estará disponível para os seus produtos. John Vinh, analista da KeyBanc, prevê que a transferência de capacidade para os centros de dados possa reduzir em 20% a 30% a oferta de memória para computadores pessoais e smartphones em 2027. As suas previsões de preços incluem aumentos de 15% a 20% na DRAM no quarto trimestre de 2026 e de cerca de 20% na NAND.

Os próximos marcos concretos são a apresentação prevista pela CXMT de memória para servidores antes do final de 2026, o contributo da capacidade adicional de encapsulamento da Micron no início de 2027 e o arranque da produção de 1-delta e da NAND de geração 11 no segundo semestre de 2027. A qualificação pelos clientes, a produção de chips funcionais e os custos de fabrico mostrarão como os planos concorrentes se traduzem em produtos.

Pontos-chave

• A Micron rejeitou a DRAM 4F² e optou por prolongar a 6F², introduzir a ligação de wafers e desenvolver a DRAM 3D.
• A produção em volume da DRAM 1-delta em Boise está prevista para o segundo semestre de 2027, com um aumento de densidade na ordem dos 20 e poucos por cento.
• A Samsung e a SK Hynix estão a investigar estruturas de transístores verticais 4F², em paralelo com a ligação de wafers e o desenvolvimento de DRAM 3D a mais longo prazo.
• A CXMT pretende apresentar memória 4F² para servidores antes do final de 2026; a escala de produção não foi divulgada.
• A HBM vertical colocaria a memória diretamente por cima dos processadores para aumentar a largura de banda, sendo a gestão térmica um desafio central.
• A Micron planeia lançar sucessivas gerações de HBM até 2030 e prevê que a oferta de memória continue limitada em 2027 e 2028.