TSMC prevê iniciar a produção com High-NA EUV em 2030, apostando na maturidade e em custos mais baixos

Início em 2030, seguido por uma transição para máscaras maiores

A TSMC planeia começar a utilizar a tecnologia de litografia High-NA EUV da ASML na produção em massa de chips avançados em 2030, optando por esperar até que a tecnologia esteja mais preparada para o fabrico e os custos sejam mais adequados, mesmo enquanto a Intel ganha experiência com o equipamento. O presidente e diretor executivo C.C. Wei afirma que este início mais tardio não colocará a fabricante de chips taiwanesa em desvantagem competitiva.

O calendário tem duas fases. Inicialmente, a TSMC utilizará as fotomáscaras existentes de 6 polegadas, que contêm os padrões dos circuitos transferidos para as bolachas de silício. Uma iniciativa conjunta do setor com a ASML prevê uma linha-piloto para máscaras maiores, de 12 polegadas, até 2031, seguida de sistemas de litografia prontos para apoiar a produção de chips avançados até 2033.

A ASML e a TSMC apresentaram estes marcos no seu anúncio conjunto sobre tecnologia, a 8 de setembro de 2026. As empresas disseram ter criado a iniciativa no dia anterior, antes da conferência SPIE BACUS, em Monterey, na Califórnia. Os objetivos declarados são aumentar a produtividade das fábricas, reduzir os custos de produção de chips e diminuir as limitações na impressão de grandes padrões de circuitos.

Wei reafirmou o plano de adoção para 2030 durante a conversa com investidores relativa ao terceiro trimestre da TSMC. A sua posição associa a compra e utilização de uma ferramenta nova e poderosa às exigências práticas de produzir chips de forma fiável e a um preço que os clientes possam suportar.

Porque espera a TSMC até a tecnologia estar preparada para o fabrico

Wei descreveu três requisitos para introduzir novo equipamento na produção em massa: capacidade técnica, custos razoáveis e maturidade. Atribuiu maior importância à maturidade, ou seja, o equipamento e os processos de fabrico que o suportam têm de estar preparados para uma utilização fiável em grandes volumes de produção.

A TSMC espera que a High-NA EUV cumpra estas condições com maior facilidade em 2030. A empresa está a melhorar a eficiência da produção e a trabalhar em estreita colaboração com a ASML, enquanto continua a desenvolver processos avançados com a tecnologia de litografia que já utiliza.

As máquinas de exposição High-NA têm sido descritas como custando cerca de 400 milhões de dólares norte-americanos cada. A esse preço, a decisão empresarial vai além da dimensão do padrão que o equipamento consegue imprimir. A TSMC tem também de considerar quantas bolachas consegue processar, com que regularidade funciona e quantos chips utilizáveis resultam da produção.

Para um cliente, um chip utilizável é mais importante do que uma etapa de exposição concluída com sucesso. Uma máquina mais cara pode continuar a fazer sentido do ponto de vista económico se eliminar outras etapas de fabrico ou aumentar a produção. O calendário de Wei assenta na expectativa de que as condições técnicas e financeiras, em conjunto, sejam adequadas às necessidades de produção da TSMC até 2030.

O que muda a High-NA numa fábrica de chips

A litografia utiliza luz para transferir padrões de circuitos para uma bolacha de silício revestida. Os fabricantes de chips repetem esta e outras etapas de fabrico para construir as muitas camadas que fazem funcionar um processador. EUV significa ultravioleta extremo, o tipo de luz utilizado para criar padrões extremamente finos.

A High-NA melhora o sistema ótico. A abertura numérica, abreviada como NA, descreve a capacidade do sistema para captar luz e resolver detalhes finos. Os sistemas EUV atuais têm uma NA de 0,33; a High-NA eleva esse valor para 0,55.

A resolução mínima indicada melhora de cerca de 13 nanómetros para 8 nanómetros numa única exposição. Trata-se de uma redução de aproximadamente 38% na dimensão mínima resolvida, calculada a partir destes dois valores. Para alguns padrões, a resolução mais fina poderá substituir duas ou mais exposições por uma, reduzindo as etapas de fabrico, o tempo de produção e as oportunidades para a ocorrência de defeitos.

A alteração ótica também cria uma limitação: com as máscaras atuais, a High-NA expõe uma área com cerca de metade do tamanho de um campo de exposição EUV convencional. Assim, um padrão de grandes dimensões poderá exigir exposições separadas, unidas através de um processo chamado stitching. Isso torna o tamanho das máscaras uma parte importante da transição, sobretudo para os grandes processadores utilizados em inteligência artificial.

Porque são importantes as fotomáscaras maiores

A TSMC e a ASML planeiam passar do formato de máscara atual, com aproximadamente 6 por 6 polegadas, para um formato maior descrito como máscaras de 12 polegadas, com aproximadamente 6 por 12 polegadas. Estas medidas referem-se às máscaras com padrões utilizadas pelo equipamento de litografia. As bolachas de silício são discos distintos, onde os chips são fabricados.

As empresas esperam que as máscaras maiores aumentem a produtividade dos scanners, reduzam os custos de produção de chips e eliminem as limitações associadas ao stitching. Um scanner é a máquina de litografia que projeta o padrão da máscara sobre a bolacha. A sua produtividade influencia a quantidade de trabalho de fabrico que uma fábrica consegue realizar com equipamento dispendioso.

Christophe Fouquet, presidente e diretor executivo da ASML, explicou a sequência planeada no anúncio conjunto:

Esperamos que a adoção da High NA EUV aumente progressivamente à medida que avançamos no roteiro de redução das dimensões dos dispositivos, começando com as máscaras atuais de 6 polegadas e sendo depois reforçada pelas máscaras de 12 polegadas, que permitem aumentar a produtividade dos scanners e ajudam o setor a responder à procura de chips mais pequenos, mais rápidos e mais eficientes em termos energéticos.

A transição exige trabalho para além do próprio scanner. A produção de máscaras, as ferramentas de escrita, o equipamento de manuseamento e o software de conceção têm de suportar o formato maior. O plano inicial da TSMC para a produção em 2030 utiliza o tamanho de máscara já estabelecido, seguindo-se o formato maior quando os sistemas de suporte estiverem prontos.

Os marcos até 2033

O calendário da TSMC separa a primeira utilização da High-NA na produção em massa da introdução posterior de máscaras maiores. O anúncio conjunto apresenta três metas de fabrico, enquanto o roteiro de processos da empresa prevê várias gerações de chips antes de as alcançar.

• 2025: O processo N2 da TSMC entrou em produção em massa no quarto trimestre.
• 2027: Prevê-se que a produção experimental do A14 comece.
• 2028: Está previsto que o A14 entre em produção em massa.
• 2029: Prevê-se que o A13 e o A12 cheguem à produção em massa com a tecnologia EUV existente.
• 2030: A TSMC pretende iniciar a produção em massa com High-NA EUV para nós avançados, utilizando as atuais máscaras de 6 polegadas.
• 2031: A iniciativa da ASML e da TSMC prevê uma linha-piloto para fotomáscaras de 12 polegadas.
• 2033: A iniciativa prevê que os sistemas de litografia estejam prontos para a produção de chips avançados com as máscaras maiores.

O anúncio de setembro apresenta as datas de 2031 e 2033 como metas. Uma linha-piloto permite às empresas desenvolver e aperfeiçoar uma abordagem de fabrico antes de a produção ser alargada. A plena prontidão dos sistemas exige que o equipamento e os processos de suporte funcionem em conjunto.

A TSMC não divulgou qual será o primeiro nó de processo a utilizar High-NA em 2030, quantas máquinas tenciona instalar nem as poupanças de custos esperadas. O A10 e o A11 têm sido apontados como possíveis candidatos, enquanto o desenvolvimento do A10 já surgiu na organização de investigação da TSMC. No anúncio formal da adoção, a empresa não identificou o primeiro nó.

Intel e Samsung avançam mais cedo

A Intel montou o seu primeiro sistema comercial High-NA EUV no Oregon, em 2024, e começou posteriormente a utilizar a tecnologia em camadas de produção selecionadas. A Intel e a ASML descreveram aplicações que abrangem o Intel 18A e alguns processadores Panther Lake, comercializados com a designação Core Ultra Series 3.

Em setembro de 2026, a Intel e a ASML disseram ter processado mais de 1 milhão de bolachas com equipamento High-NA. Esse total abrangeu a validação do equipamento, testes, investigação e alguma produção de camadas específicas de produtos. A Intel afirmou que as camadas selecionadas do 18A produzidas com High-NA alcançaram um desempenho igual ou superior ao obtido com a tecnologia EUV existente, de NA 0,33.

A Samsung também anunciou planos para introduzir a High-NA EUV na produção em massa de DRAM até 2028. A DRAM é uma memória que guarda temporariamente informação enquanto um computador ou outro dispositivo está a funcionar. A Samsung espera que uma litografia mais fina simplifique algumas etapas do fabrico de memória e melhore a eficiência.

As empresas estão, por isso, a avançar com calendários e aplicações de produção diferentes. A Intel está a ganhar experiência operacional em camadas selecionadas de chips lógicos, a Samsung tem como alvo a memória e a TSMC está a prolongar a sua atual estratégia de equipamento antes de iniciar a produção com High-NA em 2030. As três foram identificadas como participantes no apoio à transição para máscaras maiores.

A procura pelo A14 cresce antes da chegada da High-NA

Os planos de processo da TSMC para o futuro próximo avançam segundo um calendário separado. Wei afirmou que a empresa está a dialogar com mais clientes sobre o A14 do que esteve sobre o N2 e prevê que o A14 se torne um nó de maior dimensão. Um nó é uma geração de tecnologia de fabrico, com as suas próprias regras de conceção, características de desempenho e processos de produção.

O início previsto da produção do A14 em 2028 ocorre dois anos antes da introdução da High-NA pretendida pela TSMC. Espera-se que o A13, descrito como uma evolução do A14, ofereça uma densidade de transístores cerca de 6% superior. O A12 traz a tecnologia de alimentação elétrica traseira Super Power Rail da TSMC para a plataforma A14.

A alimentação elétrica pela parte traseira encaminha a eletricidade através da face posterior de um chip, libertando espaço noutras zonas para ligações de sinal. Wei afirmou que a adoção depende das necessidades de cada produto: alguns aceleradores de IA poderão utilizá-la, ao passo que os produtos para smartphones poderão não o fazer.

Wei disse ainda que a TSMC está a preparar-se para aumentar simultaneamente a produção de chips pequenos para smartphones e de aceleradores de IA muito maiores. Descreveu como razoável a curva de aprendizagem do fabrico e afirmou que os clientes estavam satisfeitos. Para os clientes, a escolha imediata recai sobre os processos e as funcionalidades adequados aos seus produtos; a High-NA será acrescentada mais tarde a esse conjunto de ferramentas de fabrico.

A embalagem avançada cresce a par dos circuitos mais finos

A TSMC está também a desenvolver embalagens avançadas de maiores dimensões, que ligam vários chips e componentes de memória. Wei afirmou que a empresa consegue produzir em massa produtos com cinco vezes a dimensão do retículo, com rendimentos elevados, e está a desenvolver embalagens com nove vezes e, mais tarde, 14 vezes essa dimensão.

Um retículo é uma máscara que contém um padrão de circuito. Nas discussões sobre embalagem, os múltiplos da dimensão do retículo descrevem a escala da embalagem montada em relação a um campo de litografia padrão. A embalagem liga componentes para formar um sistema funcional, enquanto a litografia cria padrões durante o fabrico dos chips.

Wei afirmou que o CoWoS continua a ser a opção de embalagem preferida dos clientes. A TSMC está também a desenvolver o CoPoS, uma abordagem de embalagem que utiliza painéis para reduzir os custos futuros. As embalagens maiores são importantes para os sistemas de IA porque permitem ligar estreitamente chips de processamento e memória numa única montagem.

O anúncio oficial da High-NA associa a procura futura deste equipamento a arquiteturas de transístores cada vez mais complexas, utilizadas em aplicações de IA. A TSMC espera que aumente o número de camadas que exigem High-NA EUV à medida que avançam as gerações dos seus processos. O seu plano combina, assim, um fabrico de chips mais fino com embalagens maiores e mais capazes.

A capacidade e o investimento acompanham as necessidades dos clientes

O planeamento da capacidade da TSMC inclui clientes que concebem chips, bem como empresas que operam as suas próprias fábricas. Wei afirmou que a empresa trata os dois grupos de forma igual e tem em conta a capacidade de fabrico interna de cada cliente ao decidir quanto apoio à produção deve disponibilizar.

Wei afirmou também que a TSMC, em geral, proíbe os clientes de revender ou leiloar as suas reservas de capacidade. Acordos excecionais que envolvem licenças de máscaras abrangem quantidades muito pequenas de bolachas. Esta política confere à TSMC um papel mais direto na decisão sobre a forma como a sua capacidade de fabrico serve os produtos dos clientes.

Wendell Huang, diretor financeiro, afirmou que se prevê que as despesas de capital entre 2026 e 2028 sejam substancialmente superiores às dos três anos anteriores, embora ainda fosse cedo para fornecer valores detalhados para 2027 e anos seguintes. Disse que os custos de equipamento, materiais e mão de obra estavam a aumentar, sendo a procura dos clientes a longo prazo o principal motor do investimento.

A TSMC espera também que a expansão de fábricas no estrangeiro reduza a margem bruta em 3 a 4 pontos percentuais na parte final do seu período de planeamento de cinco anos. Estas pressões sobre as despesas ajudam a explicar a importância que a eficiência da produção assume na decisão sobre a High-NA. Uma máquina que custa cerca de 400 milhões de dólares norte-americanos tem de se enquadrar num plano muito mais vasto de produção fabril, procura dos clientes e rentabilidade.

Wei descreveu o objetivo da colaboração no anúncio conjunto:

Sempre acreditámos que, quando o setor trabalha em conjunto para resolver problemas complexos, abre possibilidades que nenhuma empresa conseguiria alcançar sozinha,

O compromisso da TSMC é iniciar a produção com High-NA em 2030 e, depois, obter ganhos adicionais de produtividade com máscaras maiores, à medida que o setor conclui a etapa seguinte do desenvolvimento. Os clientes verão os resultados nos processos de fabrico, na capacidade disponível e nos custos associados aos seus futuros chips.

Pontos principais

• A TSMC pretende iniciar a produção em massa com High-NA EUV para nós avançados em 2030.
• Wei afirma que a maturidade técnica e os custos razoáveis determinam o calendário e espera que a adoção mais tardia não implique uma desvantagem competitiva.
• A produção inicial utilizará as máscaras atuais de 6 polegadas.
• A TSMC e a ASML preveem uma linha-piloto para máscaras maiores até 2031 e a prontidão dos sistemas de produção de suporte até 2033.
• A Intel já utilizou High-NA em camadas de produção selecionadas; a Samsung prevê utilizá-la na produção de DRAM até 2028.
• A produção em massa do A14 está prevista para 2028, antes da introdução da High-NA pela TSMC.
• A TSMC ainda não identificou o primeiro nó de processo High-NA nem divulgou a quantidade de equipamento ou as poupanças previstas.